Automatisierte VHDL-Code-Generierung eines Delta-Sigma Modulators

[摘要] Im vorliegenden Beitrag wird eine automatischeGenerierung des VHDL-Codes eines Delta-Sigma Modulators präsentiert. DieKoeffizientenmultiplikation wird hierbei durch Bit-Serielle-Addition durchgeführt.Mit Hilfe zweier neuer Matlab Funktionen wird der Systementwurfdurch die bekannte Delta-Sigma Toolbox von R. Schreier erweitert unddirekt synthesefähiger VHDL Code erzeugt.

[学科分类] 电子、光学、磁材料