Entwurf von zeitkontinuierlichenΣΔ-Modulatoren – Äquivalenz zwischenzeitkontinuierlichen und zeitdiskreten Systemen

[摘要] Im vorliegenden Artikel wird eine vollstängige, d.h. unterEinbeziehung des Eingangssignals, Äquivalenz zwischenzeitkontinuierlichen und zeitdiskreten ΣΔ-Modulatoren imZustandsraum hergeleitet. Es wird ebenfalls gezeigt, wie einewichtige Nichtidealität, das sog. "excess loop delay", in denBerechnungen berücksichtigt werden kann. Die dargestellteMethode dient dazu, den Entwurf und dabei vor allem dieStabilitätsuntersuchungen, von zeitkontinuierlichenΣΔs auf die bereits empirisch intensiv erforschtenzeitdiskreten Systeme zurückzuführen.

In the article at hand a complete equivalency, i.e. including theinput signal, between continuous-time and discrete-timeΣΔ-modulators in state-space is derived. In addition, itis shown, how one can incorporate the important non-ideality of"excess loop delay" into the formalism. The method introduced issupposed to facilitate the design, especially the stability analysispart of the design, of continuous-time ΣΔs by making useof the empirically thoroughly examined discrete-time systems.

[学科分类] 电子、光学、磁材料